Ders Öğretim Planı
Dersin KoduDersin AdıDersin TürüYılYarıyılAKTS
180103007105SAYISAL DEVRE TASARIMISeçmeli475
Dersin Seviyesi
Lisans
Dersin Amacı
Bu pratik, uygulamalı ders sayısal lojik tasarım ve sistem seviyesinde tasarım süreçlerini tanıtır. Öğrenciler büyük ölçekli devreleri başlıca yapı blokları ve teknikleri kullanarak tasarım yapmayı öğrenirler. Bu derste daha çok uygulamaya özel entegre devre ile sahada programlanabilir kapı dizileri tasarım akışlarındaki ön uç tasarım süreçleri, ve kısa bir tanıtımla son uç tasarım süreçleri de irdelenir.
Dersi Veren Öğretim Görevlisi/Görevlileri
Doç.Dr. Kenan ÇİÇEK
Öğrenme Çıktıları
1Sayısal sistem tasarım kavramları konusunda yeterli bilgi birikimi.
2Sayısal devreleri gerçekçi kısıtlar ve koşullar altında tasarlayabilme ve gerçekleyebilme.
3Sayısal devre tasarımlarında hata ayıklayabilme, tasarım doğrulama, benzetim, sentez yeteneği
4Sayısal devre tasarımı ve gerçeklenmesi için gerekli olan güncel teknolojileri etkin bir şekilde kullanabilme
5Takım çalışması
Öğrenim Türü
Birinci Öğretim
Dersin Ön Koşulu Olan Dersler
Yok
Ders İçin Önerilen Diğer Hususlar
Dersin İçeriği
Sayısal elektronik devreler kısa özeti Proteus elektronik devre simülasyon programı tanıtımı Proteus tabanlı örnek devre tasarımları ve devre dizaynları Baskı devre tekniği
Haftalık Ayrıntılı Ders İçeriği
HaftaTeorikUygulamaLaboratuvar
1Devre tasarım simulasyon programı tanıtımı
2Devre tasarım simulasyon programı tanıtımı
3Devre tasarım simulasyon programı tanıtımı
4Mantık kapıları ile bilgisayar ortamında devre simulasyonu
5Mantık kapıları ile bilgisayar ortamında devre simulasyonu
6Mantık kapıları ile bilgisayar ortamında devre simulasyonu
7Mantık kapıları ile bilgisayar ortamında devre simulasyonu
8Dönem proje süreci gözlem toplantısı
9Dönem proje süreci gözlem toplantısı
10Dönem proje süreci gözlem toplantısı
11Dönem proje süreci gözlem toplantısı
12Dönem proje süreci gözlem toplantısı
13Dönem proje süreci gözlem toplantısı
14Dönem projelerini değerlendirme
Ders Kitabı / Malzemesi / Önerilen Kaynaklar
ART OF HARDWARE ARCHITECTURE BY MOHIT ARORA, SPRINGER. FPGA PROTOTYPING BY VERILOG EXAMPLES BY PONG P. CHU, WILEY. MODERN VLSI DESIGN BY WAYNE WOLF, PRENTICE-HALL
Planlanan Öğrenme Aktiviteleri ve Metodları
Değerlendirme
Yarıyıl (Yıl) İçi EtkinlikleriAdetDeğer
Proje Hazırlama140
Proje Sunma120
TOPLAM60
Yarıyıl(Yıl) Sonu EtkinliklerAdetDeğer
Rapor Sunma120
Proje Hazırlama120
TOPLAM40
Yarıyıl (Yıl) İçi Etkinlikleri40
Yarıyıl (Yıl) Sonu Etkinlikleri60
TOPLAM100
Dersin Sunulduğu Dil
Türkçe
Staj Durumu
Yok
İş Yükü Hesaplaması
EtkinliklerSayısıSüresi (saat)Toplam İş Yükü (saat)
Proje Hazırlama520100
Proje Sunma6636
Ev Ödevi5525
TOPLAM İŞ YÜKÜ (saat)161
Program ve Öğrenme Çıktıları İlişkisi

1

2

3

4

5

6

7

8

9

10

11

12

13

14
ÖÇ155555555555555
ÖÇ255555555555555
ÖÇ355555555555555
ÖÇ455555555555555
ÖÇ555555555555555
* Katkı Düzeyi : 1 Çok düşük 2 Düşük 3 Orta 4 Yüksek 5 Çok yüksek
 
Iğdır University, Iğdır / TURKEY • Tel (pbx): +90 476 226 13 14 • e-mail: info@igdir.edu.tr